预约演示

在真实生产中得到验证

前沿半导体团队已在实际设计中使用 ChipAgents，覆盖 3D 集成电路到处理器验证等场景。以下是他们实现的改变。

Whalechip 工程团队
3D 集成电路与晶圆堆叠

Whalechip

堆叠芯片设计的根因分析，从数天缩短至数分钟。

下载案例研究
每轮根因分析耗时（小时）
数天使用前
15–60 分钟使用 ChipAgents 后
项目内容
Whalechip 在其 3D 集成电路和晶圆堆叠设计中部署 ChipAgents 进行根因分析。在这类设计中，堆叠芯片之间的相互作用使问题难以定位。
成果
每轮根因分析从数天缩短至 15–60 分钟，根本问题识别命中率达 100%。

“作为一家具备 3D 集成电路和晶圆堆叠量产经验的公司，我们借助 ChipAgents 显著加快了设计 bug 的定位速度……随着 3D 堆叠芯片之间的相互作用带来日益复杂的调试挑战，这种能力将会愈发重要。”

Thomas Tsai
Whalechip 首席执行官
阅读新闻稿 →
eMemory 工程团队
NVM IP

力旺电子（eMemory）

NeoFuse 功能模型验证，工作量从四天缩短至五小时。

下载案例研究
验证工作量（以 100 个工作单位计）
约 80%工作量减少
4 天 → 5 小时数据手册分析与测试平台搭建
+18%验证测试向量
项目内容
ChipAgents 将 NeoFuse NVM IP 功能模型验证中的关键环节实现了自动化，包括数据手册分析、生成验证计划以及搭建 UVM 测试平台。
成果
工作量减少约 80%，从预计的四天缩短至五小时；验证测试向量增加 18%。

“ChipAgents 不仅是力旺电子行为模型的 AI 评估工具……还帮助我们的工程师显著提升了 IP 数据手册的质量与可靠性。”

Max Yeh
力旺电子 CAD 总监
阅读新闻稿 →
Andes Technology 工程团队
RISC-V 处理器 IP

晶心科技（Andes Technology）

总线接口单元验证，从两到三个月缩短至约三周。

下载案例研究
总线接口单元验证耗时（周）
2–3 个月使用前
约 3 周使用 ChipAgents 后
04812
斜线区域为原预估时间范围。
项目内容
晶心科技在定制处理器的设计与验证工作流中全面使用 ChipAgents。随着架构不断迭代，定制与验证所需的资源也越来越多。
成果
原本需要两到三个月的总线接口单元验证约三周即完成，多个工程工作流的人工投入也随之减少。

“随着处理器架构不断演进，定制与验证所需的资源日益增加。ChipAgents 帮助我们的团队减少了多个工程工作流中的人工投入……同时保证量产处理器设计所需的质量与正确性。”

Yung-Ching Hsiao
晶心科技研发高级副总裁
阅读新闻稿 →
Ambiq 工程团队
超低功耗边缘 AI

Ambiq

从评估起步，扩展为更多工程团队的全面部署。

项目内容
Ambiq 在其超低功耗边缘 AI 芯片工程中对 ChipAgents 进行了评估。
成果
评估完成后，Ambiq 将部署扩展到更多工程团队。

“Ambiq 在边缘 AI 领域的领先地位，始终源于对创新的不懈追求……随着芯片设计日益复杂，我们选择 ChipAgents，帮助工程团队加快创新，同时保持客户期望的品质。”

Raghuram Tupuri
Ambiq 工程执行副总裁
阅读新闻稿 →

携手 ChipAgents，加速您的 AI 原生设计流程

200+
家半导体企业已部署
20,000+
全球社区用户